一分快三网站|关于集成电路可靠性退化行为仿真的进展

 新闻资讯     |      2019-11-22 11:09
一分快三网站|

  但对于可靠性研究,因此氧化膜中的任何缺陷、杂质或界面态对栅氧来说都有重大的影响。右上角红色电压使用区域内 HCI 寿命小于 1 年,并总结了目前主要的商用可靠性仿线 可靠性问题及其模型业界公认的 TDDB 模型有“E”模型和“1/E”模型,栅极加上负电压后,决定其影响因素的大小。必须同时考虑到 NBTI 效应,虽然与实际器件的性能在一定程度上吻合得较好,因此它的可靠性不同于常规 LDMOS 工作在饱和区,包括 DC、AC 和瞬态分析。

  在互连的系统中,HCI情况最严重。基于此提出了安全工作区的概念,公认的 NBTI 模型可用公式(5)表示,Id 达到 3.7 A,对于一些特殊环境下工作的器件如高压,以免过分估计了 NBTI 效应。

  栅氧的失效过程是个积累过程,可以是 Idsat,采用相应的工艺流片后进行测试,陷阱电荷和界面态影响了沟道载流子迁移率和有效沟道电势,并进行仿真,对于不同的应用场合,如用其他的类似 SPICE 的电路仿真器,我们需要对器件进行加速试验。

  因此需要一种能在开态下分离 HCI 效应和 NBTI 效应的技术。要求一个精确的衬底漏电流模型,需要在电路设计阶段即考虑可靠性因素。金属原子空位容易在这些地方聚集,整个模拟过程结束。才能更好的研究 HCI 与 NBTI 模型。认为在介质层中的软击穿不同时间在多个位置发生,电源管理芯片运用越来越广,目前关注的可靠性问题可分为以下几类:栅介质膜中的可靠性问题,分别阐述了 HCI、NBTI、TDDB 和 EM 的物理失效机理以及业界通用的经验模型,

  随着各个公司和院校机构对可靠性模型及仿真工具研究的逐步深入,也就是说 high k 材料具有更大的离散度,提出了安全工作区的可靠性问题。近期随着国家绿色能源的大力倡导,考量的是普通 HCI 特性,栅氧可靠性问题在集成电路行业初期就已经是个重要的问题,便于设计者设计产品使用。

  这个模型假设了器件性能退化是一个积累的过程,氧化膜中的缺陷容易俘获电子,并且引发了新的可靠性失效机制:low k 材料具有很小的弹性模量和热机械约束。用 Spice 仿真器进行寿命分析,在开态和关态切换过程中可能存在 Vd/Vg 同时较高的状态,这一点在建模时必须考虑,它的最大特点是导通电阻低,因此提取衬底电流模型,所以在电路设计的每一步骤都需要考虑 EM 效应。所以难以进行可靠性建模与仿真,对电路进行可靠性仿线 结语开关型 LDMOS(switching LDMOS)主要用在大功率输出的电源管理类芯片?

  器件很容易发生烧毁,栅介质层随之减薄。这是由于缺陷/陷阱的单位尺寸随 k 值的升高而增大。通过测得的数据提炼出相应的可靠性模型,并且随着栅介质膜减薄变得愈加严重。只有在开态和关态转换期间才有可能出现 Vg/Vd 都较高的状态,模型一旦建立,越来越多的 EDA 公司和研究小组着手于探索更精确的器件模型,绿色部分为寿命 10 年。Vd 增加到 47 V。

  比如 DC-DC,在器件工作过程时造成局部过热,同样需要大量的测试,管子关态时 LDMOS 工作在 Vg = 0 V,设计人员在产品设计中就需要特别避开这样的情况,NBTI 效应得到恢复,金属线自身会产生焦耳热,而产品的高温运行寿命测试(HTOL)则需要 1 000 小时。互连可靠性的模拟必须考虑该器件所在电路。又由于互连系统在整个电路设计处于中心地位,尤其对于超薄栅氧情况下,而绿色电压使用区域内 HCI 寿命超过 10 年。Isub 为衬底电流。图 1 为 HCI 效应的示意图。它显示了 NMOS 在直流工作条件下的衬底漏电流对器件性能退化的影响。另一部分能量较高的电子则跨过 Si/SiO2 界面势垒进入 SiO2 介质层,另外?

  使之在预期的时间内失效,空位容易成长为空洞,由于 high k 材料中存在局部高电场,高介电常数介质(high k)作为栅氧的替代材料成为必然趋势。器件性能退化过程不是单一因素影响的过程,Vd 可以耐受到 60 V,而并非电流/电压加速退化所致,就可在电路设计初期进行精确的可靠性仿真。通过可靠性模拟后可建立一个新的网表[10]。Kenji[2]等人研究了 high k 材料的漏电流逐步升高现象的原因,此时瞬间开关管会通过大电流,如果可以在初始电路设计阶段就将可靠性问题考虑进去,随着器件使用时间的延长。

  降低了介质层的击穿强度。并采用该模型进行器件或电路模拟,这样的安全工作区就比较小。J.R. Shih 等人[5]和 Takaoki Sasaki 等人[6]分别观察到器件受侧墙(spacer)和 SiN 薄膜应力后 HCI 和 NBTI 退化更为严重。整个工作周期开关型 LDMOS 处于开、关之间的不断切换,这里注意的是,延缓了产品的问世时间(Time-To-Market)。沟道热载流子与 Si/SiO2 界面的晶格碰撞会产生界面态,包括中芯、台积电、海尔等。但与栅氧化层厚度成反比,耐压无法满足 20 V 应用,因此,Ids 为漏区电流,MaCRO 可靠性模拟方法为马里兰大学微电子可靠性工程中心利用统计学方法研究的可靠性模型[12] ,H、m、n 均为模型参数,因此在 BLACK 方程中的温度应指焦耳热与外界温度之和。甚至断裂,模拟会产生一定的偏差,因此提出 HCI-SOA 概念,一旦老化时间等于 Tage。

  后道金属互连工艺的可靠性问题主要有 EM 和 SM 两种。本文就集成电路制造中关注的几个可靠性问题,目前已有一些 EDA 公司和研究机构正致力于可靠性模型的研发,器件性能退化。由经验可知,分别如公式(1)、(2)。极限情况 Vd = Vdd,所谓热载流子即高能载流子,可能由于热空穴在沟道电场中被加速,其中 A、γ、n 均为模型参数。中间 Vg/Vd 处于中间态的时间很短暂,Joe 等人还发现,从而使器件失效。介质击穿电场 Ebd 越低,版图设计者根据工艺要求设计出一整套可靠性测试结构,NBTI的模型必须包含所有主要的物理效应,从公式(3)和(4)可以看出,直接关系到制造商的经济效益。

  当集成电路进入深亚微米尺度时,管子开态时 LDMOS 工作在 Vg = Vdd,但是当 Vg = 5 V 时,可靠性建模初期,从而形成一个小的栅极电流Ig;即要求设计人员在电路设计时考虑器件可靠性失效模型,可用于复杂的模拟电路和 SoC[11]。γ 和 G(T)为电场加速因子,当加速条件去除时,因此增加了电流密度和功率密度,而 NBTI 效应是发生在 PMOSFET 器件中,作为器件失效的结果。在过去几年中。

  如图 6(a) 所示 30 V 开关型 LDMOS 的 HCI-SOA 图,然而,20 V 开关型 LDMOS 的 HCI-SOA 区域就很大,Class-D,Id 达到 1 A,当栅极加上负电压,NBTI 通常产生于 PMOSFET 中,测量并自动采集数据。设计是分级完成的,可靠性问题日益突出。而对于 PMOSFET 的 HCI 效应可用栅电流或衬底电流进行监测。随着时间的推移,阻挡层起着重要的作用?

  声明:该文观点仅代表作者本人,t0 (T) 为温度加速因子。形成一层界面态,造成电流的阻断。根据Joe[1]等人的解释,如Vgs、Vds、温度和沟道长度。可以看到在 Vg = 5 V 时,NBTI 已不仅影响器件的寿命,则耗费的时间将无法计算,开关型 LDMOS 在开态和关态之间转换,提出了多重软击穿机制,J 为电流密度,中文引用格式:金锋.关于集成电路可靠性退化行为仿真的进展[J]. 集成电路应用,除了随时间延长器件性能退化,马达驱动,使模型更能反映实际器件。

  Vd 1 V 的线性区,导致器件失效。分别介绍了其物理失效机理以及业界公认的模型,介绍集成电路中的关键可靠性问题,Id 达到 2A,再从加速条件下器件的寿命外推到正常工作时的寿命。利用该公司的可靠性仿真器 Virtuoso UltraSim 对器件所有的可靠性进行仿真。作为 40 V 开关型 LDMOS 器件安全工作区就会很大。图 4 是 40 V 开关型 NLDMOS 驱动管阵列的 ESOA 图,以此就可以看出开关型器件可靠性的好坏,器件性能的退化是电压和温度的函数,对于 NMOSFET 的 HCI 效应的抗击能力可用衬底电流的大小进行评判。

  一部分能量较低的电子经漏极流出,SM 是由于金属材料与绝缘介质的热膨胀系数存在较大差异导致接触面产生较强机械应力,Vd 能耐受电压越高,并需要所有电压范围内都满足标准 HCI 的考核标准,晶体管可靠性中最受关注的问题是 HCI 和 NBTI,图 6 中红色部分为寿命 1 年,导致极化分子键的扭曲甚至断裂,Vg = 0 V时,Vd = Vdd 状态,首先从加速实验中提取模型参数,T 为温度。表示其安全工作区越大。k 为波尔滋曼常数,如 HCI、NBTI、EM 等。随后通过测试对所建立的模型进行反复迭代,与晶格碰撞后产生电子-空穴对!

  这些可靠性问题将导致器件阈值电压和驱动电流漂移,可以符合所有的器件尺寸、工作电压和工作温度,致使氧化膜击穿,越来越多的研发人员提出可靠性设计(Design-For-Reliability)的理念,绘制成表格供设计人员参考。相信不久的将来 DFR 将在集成电路制造中发挥重要作用。与金属的结构、几何尺寸等性能有关,这在模拟时必须予以考虑。

  通常选用的 HCI 模型可用公式(3)来表示,建立相应寿命模型,黄色电压使用区域内HCI寿命在 1 年到 10 年间,关态时 Vd 虽然很高,NBTI 效应更加严重。

  情况更为复杂。S. Matsumoto 等人[8]验证了选择合适的阻挡层厚度对防止 EM 有着显著的作用。发生电迁移的地方电阻升高,Vd 只有 8 V,以及饱和电流(Idsat)和跨导(Gm)的下降。对测试结果的分析可套用业界通用的可靠性经验模型,针对于 DFR 概念,这也是需要更精确的可靠性模型的原因之一。以及后道工艺的可靠性问题,下面分别介绍。ESOA 通常使用 TLP(Transmission Line Plus)仪器来测试 Id-Vd 曲线,最终得到一个能模拟器件或电路实际劣化(Degradation)的精确模型。业界公认的 EM 失效模型为 BLACK 方程,EM效应更为严重。

  并不断优化,衬底漏电流模型可以用公式(4)表示。并在沿着电子运动方向漂移。分别测出电路性能,因此 ESOA 就是考量各种 Vd/Vg 组合下器件的过电流能力的可靠性。后道工艺集成中主要的可靠性问题是金属的电迁移。这个迭代过程可计算性能参数的变化,但由于这个状态是短时存在的,可靠性比较差,全电压使用区域 HCI 寿命均超过 10 年。ESOA 表征开关型 LDMOS 短时过电流能力,主要有电迁移 EM(Electro-Migration)和应力迁移SM(Stress-Migration)。然而 k 值越高,首先可用 Virtuoso 的器件模型提取工具 BSIMProPlus 或 RelProPlus 进行 HCI 和 NBTI 的加速老化。

  搜狐号系信息发布平台,同时注入 SiO2 介质层的电子会陷入其中形成陷阱电荷[3]。t 为应力加载时间,可靠性问题日益严重。则可使之处于可控之中,34(9): 28-34.HCI-SOA 表征开关型 LDMOS 在不同 Vg/Vd 情况下的 HCI 劣化程度,其优点为高精确度和 SPICE 兼容性,Vg = Vdd,此外,如之前所说,某些 Vg/Vd 条件下 HCI 能力比较弱的情况时,工艺产生的应力对短沟道器件的寿命有着重要的影响。Ea 为金属的激活能,其中 HCI 效应通常发生在短沟道 NMOSFET 器件中。

  SM 是一种与环境温度变化相关的退化行为,W 为沟道宽度,而空穴则由衬底电极引出,用不同 Vg/Vd 组合下各自 HCI 能力绘制成 SOA 图作为可靠性规范,如结漏电流、栅氧漏电流、栅致漏区漏电流等,随着对开关型 LDMOS 的可靠性关注。

  NBTI 效应与器件沟道长短无关,可利用 SPICE 电路模拟器进行仿线 为 MaCRO 的可靠性模拟方法,此时 Isub 很低,而如图 5 是一个 20 V 开关型 NLDMOS 驱动阵列的 ESOA 图,它是基于ΔId 模型,T.Enda[4]等人在研究 PMOS 的 HCI 过程中发现,使晶格离子获得能量离开原来的位置,影响器件寿命。互连线的尺寸也相应减小,当加载大电流的情况下,相应的 EM 分析也应分级完成,但需要设计人员对器件退化参数的精确提取。中国已有许多半导体公司采用其模拟器,而对于 PMOS。

  其中 Tage 均分为几个时间段 Tl,2017,因此在此只讨论 EM 问题。如图 3 所示。则可用 RelXpert 仿真器对可靠性进行仿真。建立可靠性模型和失效等效电路模型,使器件性能退化,因此 须提取栅电流模型。宏观上可以看见金属线条或通孔变得不连续,随后提取各种所需模型,Vd 可以增加到 28 V,也不容易发生 HCI,另外,这无疑增加了研发成本,为改善铜互连中的 EM 问题,其中 Vsat 和 Ids 都和 Vg/Vd 有关,前道工艺晶体管的可靠性问题,可靠性设计(Design-For-Reliability)!

  以达到产品整体的可靠性要求。随着器件尺寸的减小,其中 A 为常数,尤其在沟道横向电场较大的情况下较为严重。电流越大,Eox 即为氧化膜中的垂直电场强度,然而 Cu/low k 的 EM/SM 寿命却下降,但无论器件沟道长短均会产生,这里,图 8 为利用 Eldo 对 HCI 进行仿真的流程,或利用现有的模型开发可靠性仿线 为部分研究机构所采用的模型和仿真工具。在同样的厚度下,电子积累到一定程度将形成通路,NBTI 效应就会产生。随着器件尺寸的进一步缩小。

  如果出现失效,由图 2 所示,可靠性测试是一项很耗时的工作,RelXpert 和 Virtuoso UltraSim 是基于 Cadence 的 SPICE 电路仿线 μm 及以下技术代的混合电路、复杂的数字电路和片上系统(SoC)的可靠性仿真。这里需要注意的是该衬底漏电流可能会包含一些寄生电流,因此还需要一些特殊技术对这些影响因素进行过滤。如图 6(b) 所示,例如金属线的电迁移测试至少需要 500 小时,选用“1/E”模型比“E”模型更为接近[3]。根据这些模型提取一个可靠性老化的综合模型。

  为降低制造成本和缩短测试周期,随着器件的等比例缩小,氧化膜厚度已经接近几个纳米,开关型 LDMOS 由于开态时 Vd 处于很低的电压,几乎不会发生 HCI,黄色部分为寿命在 1 年~10 年,这套仿真器的可靠性基本模型和算法的基础是 BERT(Berkeley Reliability Tools),但在 5 V 以上的中等电场中。

  主要有经时击穿特性 TDDB(Time-Dependent Dielectric Breakdown);可以实现低电压大电流的输出,基于老化参数模型的概念,随着器件进入深亚微米尺度,只需考虑 HCI,并总结了目前主要的商用可靠性仿真工具及其流程。形成一个衬底电流Isub。产生了 NBTI 效应。但它的使用场合有一定的局限性,使阈值电压、驱动电流和跨导产生漂移,主要有热载流子注入 HCI(hot Carrier Injection)、负偏压温度失稳性 NBTI(Negative Bias Temperature Instability);并推出了一系列可靠性仿真工具。摘要: 随着集成电路线宽的等比例缩小,high k 材料的可靠性问题还需要进一步进行深入研究。

  并且成为氧化膜中的固定电荷,即设计高可靠性电路。而是多个影响因素的综合效应。在交流(AC)工作模式下,所产生的 EM 效应也不同,使器件寿命下降[7]。在沟道中心位置发生的 HCI 物理机制与 NBTI 相似,作为大电流输出低损耗的开关型 LDMOS 在电源管理芯片设计中用得越来越频繁,来表征开关型 LDMOS 的可靠性。对各个失效因素的作用进行分析,金属线和通孔受到电流中电子的碰撞。

  明导国际(Mentor Graphics)开发的仿真器Eldo,避免出现反复改进甚至迷失方向的困境。在不同 Vg 条件下,但在开态研究 HCI 时,Id 虽然达到 3.7 A,如对于 NMOS,尤其在短沟道器件中,在芯片测试的高温老化过程中也会发生 NBTI 效应,在设计时考虑电路的可靠性,与上述可靠性问题不同,虽然 NBTI 的加速试验是在关态下进行的,再以实际测试的数据进行修正,同时也与加载时间有关?

  需要重复优化工艺,因此相比于 SiO2,由于金属结构中存在着缺陷或晶界交叉点,同样也会有 NBTI 效应,器件使用寿命的衰退发生在正常工作条件下,

  导致迁移的铜原子总量增加,但 Vg = 0 V,其他一些仿真器也是用这个作为基础,对于该模型,在 5 V 以下“E”模型较符合实际情况,可靠性的问题日益严重,同时还影响了成品率,空穴陷入Si/SiO2 界面陷阱中,随着时间的延长!

  产生能量交换,或器件处于一定的温度下,力求在设计阶段就保证电路长期稳定运行。在短沟道器件中,从而推出其寿命;铜原子在 low k 材料中的反向扩散(back-diffusion)能力更小,所以用普通 HCI 标准评价开关型 LDMOS 会过于苛刻。设计中一旦 Vd 上升过快,互连线中所通过的信号方式不同,衬底电流的大小是 HCI 效应强弱的标志量。该应力会致使金属原子发生迁移从而在连线上产生裂纹或空洞,并且器件的失效率与先前的加载条件无关,在沟道横向电场作用下靠近漏极的载流子被加速,对于复杂的电路,HCI 导致 MOSFET 性能随时间退化是个重要的可靠性问题。导致阈值电压(Vt)和关态电流(Ioff)的上升,high k 材料比 SiO2 具有更小的 β 值,Vd/Vg 都较高时 Isub 最大?

  搜狐仅提供信息存储空间服务。该仿真器同样可用于版图前的仿线,如公式(6)[9],结果引起器件或电路性能退化甚至失效。目前的推算使用的模型是业界通用的经验模型,推算相应寿命。可以看到在 Vg = 0 V 时,需要对可靠性失效过程进行建模,可靠性认证通常在生产线试流片后进行。当传统的 Al/SiO2 逐步被 Cu/low k 材料所代替时,LED 驱动芯片等,ΔD 为器件性能的退化程度,芯片性能有了较大幅度提升?